(d)

COMPUTER SYSTEM PROVIDED WITH MEMORY CONTROL UNIT Patent Number: JP2000020445 Publication date: 2000-01-21 IDO KENJI; TAKEUCHI HISAHARU; YOKOHATA SHIZUO Inventor(s): HITACHI LTD Applicant(s): Requested Patent: ☐ JP2000020445 Application Number: JP19980184241 19980630 Priority Number(s): G06F13/12 IPC Classification: EC Classification: Equivalents: Abstract PROBLEM TO BE SOLVED: To suppress the useless processing of a channel and memory control unit (MCU) by reducing the cancel of a reconnection request to channel paths composing of a path group. SOLUTION: This computer system is composed of an MCU 301 connected with a host computer 101 through plural channel paths 201-204 and a storage device 601 for storing input/output data. In this case, the MCU is provided with plural processors 501-504 and a shared memory 505, reconnection request managing information is held in the shared memory, the priority of channel reconnection request is determined among the processors based on the reconnection request managing information, only the processor, to which priority is applied, can preferentially perform the channel reconnection request and the processor, to which priority is not applied, does not perform the channel reconnection request.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-20445 (P2000-20445A)

(43)公開日 平成12年1月21日(2000.1.21)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

G06F 13/12

340

G06F 13/12

340D 5B014

審査請求 未請求 請求項の数5 OL (全 14 頁)


(21)出願番号	特顯平 10-184241	(71)出願人	000005108
			株式会社日立製作所
(22)出顧日	平成10年6月30日(1998.6.30)		東京都千代田区神田駿河台四丁目6番地
		(72)発明者	井戸 健嗣
			神奈川県小田原市国府津2880番地 株式会
			社日立製作所ストレージシステム事業部内
		(72)発明者	
		(1-7)	神奈川県小田原市国府津2880番地 株式会
			社日文製作所ストレージシステム事業部内
		(74)代理人	
		(13)165)	弁理士 武 顕次郎
			开座工 氏 與久邸
			100 Ab 1100) _ Ada A
			最終頁に続く

(54) 【発明の名称】 記憶制御装置を備えたコンピュータシステム

(57)【要約】

【課題】 バスグループを組んでいるチャネルバスへの 再接続要求の撤回を減らし、チャネル及び記憶制御装置 の無駄な処理を抑えること。

【解決手段】 ホストコンピュータ101と複数のチャネルバス201~204で接続された記憶制御装置301と入出力データを記憶する記憶デバイス601とからなるコンピュータシステムにおいて、記憶制御装置は、複数のプロセッサ501~504と共有メモリ505とを備え、共有メモリには、記憶デバイス単位に再接続要求管理情報を保持させ、再接続要求管理情報に基づいてプロセッサ間でチャネル再接続要求の優先権を決定し、優先権を与えられたプロセッサのみが優先的にチャネル再接続要求を行えるようにされ、優先権を与えられないプロセッサはチャネル再接続要求を行わないこと。



30

【特許請求の範囲】

【請求項1】 ホストコンピュータと、前記ホストコン ピュータと複数のチャネルバスで接続された記憶制御装 置と、前記記憶制御装置に接続されて前記ホストコンピ ュータの入出力データを記憶する記憶デバイスと、から 構成されるコンピュータシステムにおいて、

前記記憶制御装置は、前記ホストコンピュータの複数チ ャネルの中で、チャネル再接続要求を行なう少なくとも 1つのパスを選択し、前記選択したパスのみにチャネル 再接続要求を送信し、残りのチャネルに対してはチャネ 10 を行う記憶制御装置間のチャネル再接続方式技術を用い ル再接続要求を行なわないようにする機能を有し、

前記複数チャネルに対するトータルレスポンスを向上さ せることを特徴とする記憶制御装置を備えたコンピュー タシステム。

【請求項2】 請求項1に記載の記憶制御装置を備えた コンピュータシステムにおいて、

前記チャネル再接続要求に対して、前記記憶制御装置内 部で定めた所定時間内にホストコンピュータの当該チャ ネルからの応答が無い場合には、残りの全てのチャネル に対してチャネル再接続要求を行うことを特徴とする記 20 憶制御装置を備えたコンピュータシステム。

【請求項3】 ホストコンピュータと、前記ホストコン ピュータと複数のチャネルパスで接続された記憶制御装 置と、前記記憶制御装置に接続されて前記ホストコンピ ュータの入出力データを記憶する記憶デバイスと、から 構成されるコンピュータシステムにおいて、

前記記憶制御装置は、複数のプロセッサと前記プロセッ サ間で共有する共有メモリとを備え、

前記共有メモリには、記憶デバイス単位に再接続要求管 理情報を保持させ、

前記再接続要求管理情報に基づいてプロセッサ間でチャ ネル再接続要求の優先権を決定し、前記優先権を与えら れたプロセッサのみが優先的にチャネル再接続要求を行 えるようにされ、前記優先権を与えられないプロセッサ はチャネル再接続要求を行わないことを特徴とする記憶 制御装置を備えたコンピュータシステム。

【請求項4】 請求項3 に記載の記憶制御装置を備えた コンピュータシステムにおいて、

前記記憶制御装置内部で定めた一定時間が経過しても、 前記ホストコンピュータのチャネルから再接続されない 40 早いチャネルと再接続を行い I / O処理を再開するが、 場合、前記優先権を与えられたプロセッサは優先権を解 放されてチャネル再接続要求を取りやめ、残りのプロセ ッサが新たに優先権を取得し、前記取得されたプロセッ サのみが優先的にチャネル再接続要求を行なうようにさ れることを特徴とする記憶制御装置を備えたコンピュー タシステム。

【請求項5】 請求項3に記載の記憶制御装置を備えた コンピュータシステムにおいて、

前記記憶制御装置内部で定めた一定時間が経過しても、

場合、前記優先権を与えられたプロセッサはそのままチ ャネル再接続要求を行い続け、新たに優先権を得たプロ セッサが更にチャネル再接続要求を行なうことを特徴と する記憶制御装置を備えたコンピュータシステム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、コンピュータシス テムに関し、特に、複数チャネルパスを有するホストコ ンピュータと、該ホストコンピュータとデータの入出力 たコンピュータシステムに関する。

[0002]

【従来の技術】近年の計算機システムでは、ホストコン ピュータからの I/O処理に対して、記憶制御装置は、 データ転送開始までの間、ホストコンピュータとの接続 を切断し、ホストコンピュータから別のI/O処理を受 け付ける。Cれによって、記憶制御装置は、I/O処理 を多重で受け付ける事ができる。しかし、記憶制御装置 から当該チャネルへ再接続要求を行なおうとしても、多 **重処理のために別の1/0処理を行なっていて、再接続** 要求を行なえない事がある。この場合には、当該処理は 沈み込み、システム全体としての性能は悪化する。

【0003】このような問題を解決する手段として、例 えば特開昭54-146941号公報で開示される技術 では、ホストコンピュータとの接続パスの本数を複数本 にし、これらをパスグループとすることで、ホストコン ピュータから起動を受け付けたチャネルパスとは別のチ ャネルバスヘデータ転送開始のためのチャネル再接続を 行なう事を可能としている。これにより、当該パスグル ープのうち任意の最も起動の早いチャネルと再接続を行 い、1/0処理を再開することで、チャネルに対する再 接続待ち時間を減らし、システム全体としてのスループ ット向上が期待できる。

【0004】しかし、前記公報で開示される技術は、あ くまでもホストコンピュータから見たスループットの向 上に主眼を置いている。記憶制御装置は、同一【/〇に 対する再接続要求を、初期起動を受け付けたチャネルバ スを含めた、チャネルパスグループの全てのチャネルパ スに対して一斉に行なうことによって最もレスポンスの 反面、実際に再接続を行なうチャネルパス以外のチャネ ルパスは、無駄な再接続要求になってしまう。この時、 再接続要求の徹回となり、チャネル、記憶制御装置共 に、無駄な処理を行なうことになり、その分システム全 体としてのレスポンスが低下する要因となる。

【0005】記憶デバイスを多重に処理している場合、 ある記憶デバイスの再接続要求を一斉に行なうことによ り、記憶制御装置内のプロセッサのうち、実際にチャネ ルと再接続されたパスを扱うプロセッサ以外のプロセッ 前記ホストコンピュータのチャネルから再接続されない 50 サは、チャネル再接続要求徹回の処理を行なっており、

同時期に再接続要求を必要とする他の記憶デバイスがあ っても、当該再接続要求を行なえるのは、前記チャネル 再接続要求徹回処理を終えてからとなる。

【0006】また、反対にチャネルが他の記憶デバイス に初期起動を発行しようとしている時に、記憶制御装置 から再接続要求が全バスに対して発行された場合、当該 チャネルは再接続要求撤回の処理が終了するまでの間、 当該初期起動を発行出来ない。

[0007]

【発明が解決しようとする課題】前記従来技術では、ホ 10 ストコンピュータと記憶制御装置の間に、複数本のチャ ネルパスを接続し、これらをパスグループとすること で、記憶デバイスを多重で処理している時も、パスグル ープのうちの任意のパスと再接続を行なって、I/O処 理を再開することができる。このようにして、システム 全体としてのスループットを向上させている。

【0008】しかし、チャネルが、一定数以上の記憶装 置と多重処理を行なうようになると、記憶制御装置が、 ある記憶デバイスに対するチャネル再接続要求を行なっ 能になる場合が生じてくる。この場合、チャネルに優位 性を持たせるために、全チャネルバスに対して、チャネ ル再接続要求を行なっていると、実際に再接続を行なっ たチャネルパス以外のチャネルパスでは、再接続要求の 撤回処理が行なわれ、その間は、前記の別のチャネル再 接続要求は待たされることになる。

【0009】また、反対にチャネルが他の記憶デバイス に初期起動を発行しようとしている時に、記憶制御装置 からチャネル再接続要求が全パスから発行された場合も 同様に、チャネルは、チャネル再接続要求撤回の処理が 終了するまでの間、当該初期起動を発行出来ず待たされ ることになる。

【0010】本発明の目的は、複数のチャネルパスを有 する記憶サブシステムにおける、記憶制御装置からチャ ネルに対するチャネル再接続要求に対して、チャネル再 接続要求の撤回を減らすことで、前記のような待ち状態 を減らし、システム全体としてのレスポンスの向上を図 ることである。

[0011]

【課題を解決するための手段】前記課題を解決するため 40 に、本発明は主として次のような構成を採用する。

【0012】ホストコンピュータと、前記ホストコンピ ュータと複数のチャネルパスで接続された記憶制御装置 と、前記記憶制御装置に接続されて前記ホストコンピュ ータの入出力データを記憶する記憶デバイスと、から構 成されるコンピュータシステムにおいて、前記記憶制御 装置は、前記ホストコンピュータの複数チャネルの中 で、チャネル再接続要求を行なう少なくとも1つのパス を選択し、前記選択したバスのみにチャネル再接続要求 求を行なわないようにする機能を有し、前記複数チャネ ルに対するトータルレスポンスを向上させる記憶制御装 置を備えたコンピュータシステム。

【0013】また、ホストコンピュータと、前記ホスト コンピュータと複数のチャネルバスで接続された記憶制 御装置と、前記記憶制御装置に接続されて前記ホストコ ンピュータの入出力データを記憶する記憶デバイスと、 から構成されるコンピュータシステムにおいて、前記記 憶制御装置は、複数のプロセッサと前記プロセッサ間で 共有する共有メモリとを備え、前記共有メモリには、記 憶デバイス単位に再接続要求管理情報を保持させ、前記 再接続要求管理情報に基づいてプロセッサ間でチャネル 再接続要求の優先権を決定し、前記優先権を与えられた プロセッサのみが優先的にチャネル再接続要求を行える ようにされ、前記優先権を与えられないプロセッサはチ ャネル再接続要求を行わないようにした記憶制御装置を 備えたコンピュータシステム。

[0014]

【発明の実施の形態】本発明の実施形態について、図1 た直後に、別の記憶デバイスのチャネル再接続要求が可 20 ~図8を用いて以下詳細に説明をする。図1は、本発明 におけるコンピュータシステムの一実施形態を示した図 である。図1のコンピュータシステムにおいて、記憶制 御装置301は、ホストコンピュータ101のチャネル 102、チャネル103、チャネル104、チャネル1 05からそれぞれ出るチャネルパス201~204を介 してホストコンピュータ101に接続され、複数記憶デ バイス601、602、603…に対して要求される! / 〇処理を制御する。

> 【0015】記憶制御装置301は、チャネルポート4 30 01、402、403、404、及び I/〇処理制御部 (プロセッサ) 501、502、503、504、及び プロセッサ毎の個別メモリ506~509、及びプロセ ッサ間共有メモリ505、キャッシュメモリ(不図 示)、を備えている。 I/O処理制御部501~504 は、それぞれ独立に複数記憶デバイス601…に対して データの入出力を行う。

【0016】共有メモリ505には、チャネル102~ 105ヘチャネル再接続要求を制御する為の再接続要求 プロセッサ情報テーブル512、再接続要求優先プロセ ッサ情報テーブル513や優先権取得時刻テーブル51 4が格納されており(図2参照)、プロセッサ501~ 504は、それぞれ共有メモリ505内の再接続要求管 理情報510に従ってチャネル再接続要求を行う。

【0017】図1の構成において、チャネルパス201 ~204はパスグループを組んでおり、記憶制御装置3 01は、あるチャネルからのI/O処理を一旦切り離し た後、別のチャネルパスに対してチャネル再接続要求を 行い、I/O処理を続行することができる。

【0018】例えば、チャネル102から記憶デバイス を送信し、残りのチャネルに対してはチャネル再接続要 50 601とのデータ転送のためのコマンドが、チャネルポ

ート401を介して、プロセッサ501に発行され、デ ータ転送の準備ができていない場合(一例として、キャ ッシュメモリに転送すべきデータが存在しない場合)、 プロセッサ501は、チャネル102との接続を一旦切 り離す。その後、データ転送の準備が完了したところ で、別のプロセッサ504がチャネルポート404経由 でチャネル105へ再接続要求を行なって、I/O処理 の続きを行なうことができる。

【0019】通常は、記憶制御装置301内でプロセッ サ501~504は独立に動作しているので、チャネル 10 への再接続要求可能な時には、各プロセッサがそれぞれ チャネルポート401~404を経由して、一斉にチャ ネル再接続要求を行ない、その結果、記憶デバイス60 1を確保したプロセッサと接続しているチャネルのみが I/O処理の続きを行なうことができ、その他のチャネ ルは、記憶制御装置301内のプロセッサに再接続要求 を徹回されてしまう。再接続要求の徹回により、チャネ ルと記憶制御装置301内のプロセッサの動作に無駄が 生じ、その分他の記憶デバイスのデータ転送の為のチャ ネル再接続要求や、チャネルからの別の記憶デバイスに 20 対する初期起動が遅れ、記憶サブシステム全体として の、レスポンスの低下につながる。

【0020】図2は、記憶制御装置301内の共有メモ リ505上で、記憶デバイス単位に管理される再接続要 求管理情報テーブル510である。再接続要求管理情報 テーブル510では、再接続要求をプロセッサ間で排他 的に行なうための、再接続要求プロセッサ情報512、 再接続要求優先プロセッサ情報513が管理される。す なわち、512は再接続を要求するプロセッサを表し、 513は、優先プロセッサ数が1の場合、1個の優先プ ロセッサが表わされ、後述するが再接続要求に対するチ ャネル応答が遅い場合には当該優先プロセッサはクリア されて次の優先プロセッサが表わされる。

【0021】また、最初にあるプロセッサが優先権を取 得した時の時刻を格納する初期優先権取得時刻516 (当該 1/0処理中は前記時刻は変わらずに保持され る)、一時的に優先権を取得した時の時刻を格納する優 先権取得時刻テーブル514(前記時刻は優先プロセッ サが変わる毎に更新される)を持つ。更に、チャネル再 ッサ数515を持つ。

【0022】図3は、プロセッサ501~504単位に 持つ個別メモリ506~509上で管理される再接続要 求情報520である。との再接続要求情報テーブル52 0は、再接続するチャネルパスルート523と、記憶デ バイス番号522と、共有メモリ505上の再接続要求 優先プロセッサ情報513(図2参照)で自プロセッサ が優先権を取得したかどうかを記憶する為の優先情報5 21と、を持つ。

ネルと一旦接続を切り離すかどうかの判断と、それに応 じた処理のフローを示した図、図5は記憶デバイスの準 備が完了し、チャネルへ再接続要求を行なう時のフロー を示した図、図6はチャネルから再接続され、再接続要 求管理情報を後始末するフローを示した図である。

【0024】図4でまず、チャネルからの初期起動で記 憶デバイスを確保し (ステップ701)、コマンドを受 け付ける (ステップ702)。一旦チャネルとの切り離 しが必要な時(ステップ703)は、切り離しを行ない (ステップ704)、前回のI/O処理の再接続管理情 報が残っている場合も考えられるので、再接続要求管理 情報(再接続要求優先プロセッサ情報、再再接続要求プ ロセッサ情報、優先権取得時刻、優先プロセッサ数)の クリアをする (ステップ705)。切り離しの必要が無 い場合は、そのままコマンドの処理に進む(ステップ7 07)。その後デバイスを解放する(ステップ70

【0025】図5は、図4でチャネルと切り離しを行な った場合に、その後再接続要求処理の準備完了チェック をする処理を示している。再接続準備完の場合(ステッ ブ710)、まず再接続要求管理情報を取得し(ステッ プ711)、優先プロセッサ有無のチェックをする(ス テップ712)。優先プロセッサが決定していなければ (優先プロセッサの決定は、ホストコンピュータが介在 せず、記憶制御装置301自体が複数プロセッサからの 応答によって決定する)、優先権の取得を行なう(ステ ップ713)。自プロセッサが優先プロセッサになった 場合 (ステップ714)、チャネルに対して再接続要求 を行なっているプロセッサがいなければ(ステップ71 5) 、共有メモリ上の初期優先取得時刻T,と優先権取 得時刻Tsをセットし(ステップ716)、チャネルに 対して再接続要求を行なう(ステップ717)。

【0026】既に優先プロセッサが決定している場合 は、そのプロセッサが自プロセッサかどうかを判断し (ステップ718)、自プロセッサであれば、現在時刻 T,と優先権取得時刻T,から、まず優先権取得時間T (=T_n-T_s)を求め、これをチェックする (ステップ 719)。時間Tが、T> (第一の待ち時間T。) であ る時は、自プロセッサからの再接続要求に対するチャネ 接続要求を行なえるプロセッサ数Nを決める優先プロセ 40 ルの応答が遅いと判断し、優先プロセッサ情報、及び自 プロセッサの優先権取得時刻Tsを解除(クリア)し(ス テップ720)、他のプロセッサに通知(ブロードキャ スト) する (ステップ721)。第一の待ち時間T。は 適宜に設定されるものである。

【0027】ブロードキャスト511により他のプロセ ッサは図5のステップ713により優先権取得競争を行 い、他のプロセッサのうちの一つが新たに優先プロセッ サになる。この時、再接続要求プロセッサ情報はそのま まにしておき、優先プロセッサが出していた再接続要求 【0023】図4は、初期起跡を受け付けた時に、チャ 50 はそのままにしておくことで、直後に当該パスに対して チャネルから再起動が発行されても、受け付けることができるようにする。すなわち、第一の待ち時間内にチャネルからの応答が無いチャネルへのチャネル再接続要求はそのままで、第2のバスへもチャネル再接続要求を行うということを繰り返す。

【0028】また図7のように、チャネル再接続要求を クリアし(ステップ727)、再接続要求プロセッサ情 報(512)、再接続要求情報(520)を解除し、新 たな優先プロセッサのみが、チャネル再接続要求を行な っても良い。

【0029】また処理を速める為に、ステップ718の 自プロセッサが優先プロセッサかどうかを判定する時 は、図3の個別のローカルメモリ506~509上で管 理される再接続要求情報520の優先情報521から判 断してもよい。

【0030】自プロセッサが優先プロセッサでない時には、初期優先取得時間T(T=T_n-T_p)をチェックする(ステップ723)。時刻TがT>(第二の待ち時間 T₁: T₁>>T₀)である時は、チャネルからの再起動が遅く、当該記憶デバイスは沈み込み始めていると判断し、優先プロセッサ情報を全プロセッサとし(ステップ724)、ブロードキャストにより全プロセッサに通知を行なう(ステップ725)。これにより、自プロセッサを含め、全てのプロセッサでチャネル再接続要求を行い、最も応答の早いチャネルからの再起動を受け付ける。この時はチャネルからの再起動により該当する記憶デバイスを確保できたプロセッサ以外の、他のプロセッサに対する再起動は再接続要求撤回となる。

【0031】途中で優先プロセッサを変更する処理は、 救済を意識した処理である。救済までの時間は、例えば 最初に優先プロセッサとなったプロセッサの再接続要求 に対して、チャネルがビジーでないときのチャネル応答 時間の平均値をTrとすると、 $T_0 = (Tr + \alpha)$ とな るように T_0 を調節する。また優先プロセッサを全プロ セッサとする時間 T_1 は、例えば、 $T_1 = T_0 \times \mathcal{I}$ ロセッ サ数となるように T_1 を調節する。

【0032】その後、図6でチャネルからの再接続処理を開始し、再接続可能なデバイスが存在すれば(ステップ731)、デバイスの確保に成功したところで(ステップ732)、再接続要求管理情報510と再接続要求情報520の取得を行い、再接続要求優先プロセッサ情報513、再接続要求プロセッサ情報512、優先権取得時刻514、初期優先取得時刻516と再接続要求情報520をそれぞれクリアし(ステップ733)、コマンドの受け付け等の1/0処理を行なう(ステップ734)。再起動可能デバイスが無い場合には、再接続要求の徹回処理を行ない(ステップ736)、再接続要求管理情報510と再接続要求情報520のクリアをする。

憶制御装置内で優先プロセッサ数N515を定義しておき、図8のように、優先プロセッサ数分のプロセッサが 優先権を取得し728、他のプロセッサよりも優先的 に、チャネル再接続要求を行なう方法もある。

[0034]以上説明したように、本発明の実施形態は、複数のチャネルバスを一つのパスグループとして I / 〇処理を行なうシステムにおいて、パスグループとしての特性を生かしながら、チャネル再接続要求の撤回を減らし、システム全体としてのレスポンスを向上させるためのものであって、次に示すような構成例を含むものである。

【0035】(1)記憶制御装置内に設けたプロセッサ間共有メモリにおいて、記憶デバイス単位に再接続要求管理情報を持ち、該再接続要求管理情報を元にプロセッサ間でチャネル再接続要求の優先権を決定し、決められた数のプロセッサのみが優先的にチャネル再接続要求を行なうようにするもの。

【0036】(2)前記(1)において、記憶制御装置 内部で定めた一定時間が経過しても、チャネルから再接 20 続されない場合、最初のプロセッサは優先権を解放しチャネル再接続要求を取りやめ、別の一つまたは複数のプロセッサが新たに優先権を取得し、該プロセッサのみがチャネル再接続要求を行なうようにするもの。

【0037】(3)前記(2)において、一定時間が経過した後も、初回のチャネル再接続要求はそのまま行い続け、新たに優先権を得たプロセッサが、更にチャネル再接続要求を行なうようにするもの。

[0038](4)前記(1)において記憶制御装置内 部で定めた第二の一定時間が経過しても、チャネルから 再接続されない場合、残りの全プロセッサからチャネル 再接続要求を行なうようにするもの。

[0039]

【発明の効果】本発明によれば、記憶制御装置からチャネルへの再接続要求を行なうバスに対応するプロセッサを絞ることで、チャネルからの再起動の撤回を抑えることができ、次に示すような効果が期待できる。

[0040] 記憶デバイスの多重処理を行なっている場合に、記憶制御装置からの無駄な再接続要求が抑えられ、チャネル再接続撤回の処理が抑えられる分、チャネル、記憶サブシステム共に、I/O処理の負荷が軽減され、記憶サブシステム全体としてのI/O処理のレスポンスが向上する。

【0041】記憶制御装置からチャネルへの無駄な再接 続要求と、チャネルからの別の記憶デバイスに対する初 期起動が競合することによる、チャネルからの初期起動 の遅れを無くし、記憶サブシステム全体としてのレスポ ンスが低下することを防ぐ。

の徹回処理を行ない(ステップ736)、再接続要求管 【0042】無駄な再接続要求によって、逆に記憶制御 理情報510と再接続要求情報520のクリアをする。 装置からの別の記憶デバイスの再接続要求の検出が不当 【0033】また、図5の代わりに、図3において、記 50 に遅れることによる、記憶サブシステム全体としてのレ スポンスが低下することを防ぐ。

[0043] 記憶サブシステム内のプロセッサを他の処 理(例えば、他ホストコンピュータのチャネルからの! /〇処理や、記憶制御装置内部固有の処理)に割り当て ることができる。

【図面の簡単な説明】

【図1】ホストコンピュータと、ホストコンピュータに 一つのパスグループとしての複数のチャネルパスを介し て接続されて複数のチャネルボートと複数のプロセッサ を持つ記憶制御装置と、記憶制御装置に接続された配下 10 102~105 ホストコンピュータ側チャネルポート の複数の記憶デバイスと、からなるコンピュータシステ ムの概略を示す図である。

【図2】チャネルへの再接続要求を行なう際に、記憶制 御装置内の複数のプロセッサ間で、再接続要求を管理 し、チャネルからの再接続撤回を抑えるための、本発明 の実施形態に係る再接続要求管理情報テーブルを示す図

【図3】記憶制御装置内の各プロセッサにあり、チャネ ルへの再起動要求を行なっているパスの情報、記憶デバ イスの情報、プロセッサの再接続要求の優先情報を格納 20 手段) している個別メモリを示す図である。

【図4】チャネルからの初期起動時のフローを示す図で ある。

【図5】チャネルに対して、再起動要求を行なう為の記 **憶デバイスのチェック処理において、再接続要求を行な** うプロセッサに優先度を持たせることで、チャネルに対 して無駄な再接続要求を行なわないようにする為の処理 フローを示す図である。

【図6】チャネルからの再起動処理において、再接続要 求のための情報を後始末する処理フローを示す図であ

る。

【図7】図5において、優先プロセッサでなくなった時 に、チャネル再接続要求をクリアするケースのフローを 示した図である。

【図8】図5において、記憶制御装置内で定義した優先 ブロセッサの数だけ優先的にチャネル再接続要求を行な う処理フローを示す図である。

【符号の説明】

101 ホストコンピュータ

201~204チャネルパス

301 記憶制御装置

401~404 記憶制御装置側チャネルポート

501~504 I/O処理制御部(プロセッサ)

505 プロセッサ間共有メモリ

506~509 プロセッサ個別メモリ

601~603 記憶装置

510 再接続要求管理情報

511 ブロードキャスト (全プロセッサへの一斉通知

512 再接続要求プロセッサ情報

513 再接続要求優先プロセッサ情報

5 1 4 優先権取得時刻

515 優先プロセッサ数

516 初期優先取得時刻

520 再接続要求情報


521 優先情報

522 記憶デバイス番号


523 チャネルパスルート

30 701~737 処理ステップ

[図1]



【図2】



【図3】





図 3

[図4]



☑ 4

[図5]




図 5

【図6】




図 6

【図7】





図7

[図8]



⊠ 8

フロントページの続き

(72)発明者 横畑 静生

神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内 Fターム(参考) 58014 GA03 GA35 GA60 GD16

[0003]

As a means for solving the above problem, a technique disclosed in Japanese Patent Laid-Open Publication No. SHO54-146941 provides a plurality of connection paths to a host computer, forms a path group with these connection paths, and reconnects a channel to start data transfer to another channel path differing from a channel path through which the start from the host computer has been accepted. Whereby, reconnection is performed with an arbitrary channel that starts first in the path group to resume the I/O process, so that the reconnection waiting time is shortened. Accordingly, the throughput of the whole of the system can be improved.

[0004]

However, the principal object of the technique disclosed in the above patent publication is to improve the throughput looked from the host computer. The memory control device simultaneously issues a reconnection request for the same I/O to all channel paths in the channel path group including a channel path through which the initial start has been accepted to reconnect with a channel that first responds to the request, and starts the I/O process. On the other hand, the request becomes wasteful on channel paths except the channel path which is actually connected. At this time, the reconnection

request is withdrawn, thus both the channels and the memory control device perform wasteful processes, which is a factor that decreases the response of the whole system.

[0012]

In a computer system having a host computer, a memory control device connected to the host computer through a plurality of channel paths, and a storage device connected to the memory control device to store input/output data of the host computer, the memory control device has a function of selecting at least one path to which the channel reconnection request is made among a plurality of channels of the host computer, transmitting the channel reconnection request to only the selected path, and not making the channel reconnection request to the remaining channels, thereby improving the total response to the plural channels.

[0026]

When a processor to which priority is applied is already determined, it is determined whether or not the processor is its own processor (step 718). When the processor is its own processor, priority obtaining time T (= T_N - T_S) is determined from current time T_N and priority obtaining time T_S , and the priority obtaining time T is checked (step 719). When the time T is T > (first waiting time T_O), it is determined that

the response from the channel to the reconnection request made by own processor is slow, and preferential processor information and the priority obtaining time $T_{\rm S}$ of its own processor are cancelled (cleared) (step 720), and other processors are notified (broadcasted) of it (step 721). The first waiting time $T_{\rm O}$ is suitably set.